

UNIVERSIDAD DEL ISTMO

SABER PARA SERVIR

Arquitectura de Computadoras y Microcontroladores

Marcos Josué Pineda Urbina

Guatemala 01 de Octubre de 2026


Laboratorio: Simulacion y Analisis con VCS y Verdi

Objetivo: Practicar la compilacion y simulacion de un diseño con VCS, analizarlo en Verdi, revisar cobertura y conocer el uso de archivos SAIF.

1. Compilacion y simulacion

Compilar el testbench junto con los modulos del diseño usando VCS. Si el proyecto contiene varios archivos SystemVerilog, incluir todos los archivos necesarios.

```
vcs -full64 -sverilog -kdb
-debug_access+all \
<modulo1.sv> <modulo2.sv>
<testbench.sv> -o simv
./simv
```



2. Cobertura

Ejecutar pruebas hasta obtener entre **85% y 95%** de coverage; si es posible, llegar a 100%.

```
vcs -
sverilog -
debug_access
+all \      -
cm
line+cond+br
anch+tgl+fsm
\

<modulos.sv>
<testbench.sv>
-o simv ./simv
-cm
line+cond+branc
h+tgl+fsm urg -
dir simv.vdb -
report
coverage_report
```

SYNOPSYS®

Dashboard

dashboard | hierarchy | modlist | groups | tests | asserts

Date: Thu Oct 1 13:57:08 2026
User: mpineda
Version: X-2025.06-SP2-6
Command line: urg -dir simv.vdb -report coverage_report
Number of tests: 1

Total Coverage Summary

SCORE	LINE	COND	TOGGLE	FSM	BRANCH
86.48	94.94	89.47	95.77	64.29	87.93

Hierarchical coverage data for top-level instances

SCORE	LINE	COND	TOGGLE	FSM	BRANCH	NAME
86.48	94.94	89.47	95.77	64.29	87.93	testbench

Total Module Definition Coverage Summary

SCORE	LINE	COND	TOGGLE	FSM	BRANCH
86.48	94.94	89.47	95.77	64.29	87.93

3. Verdi y formas de onda

Abrir la simulacion en Verdi, observar las señales principales y explicar brevemente el tren de pulsos y el comportamiento del diseño.

```
./simv -gui
```

4. SAIF

Investigar que es un archivo **SAIF (Switching Activity Interchange Format)**, que informacion contiene y para que se utiliza. Para generarlo desde el testbench, usar el bloque de actividad empleado en clase:

```
$set_toggle_region(top_tb.
dut);
$toggle_start();
// ejecutar los estimulos
del testbench
$toggle_stop();
$toggle_report("cpu.saif",
1.0e-9, top_tb.dut);
```

¿Qué es un archivo SAIF?

Es un estándar en formato ASCII estructurado desarrollado por Synopsys (Switching Activity Interchange Format) diseñado para registrar de forma determinista y probabilística la actividad dinámica y estados de los nodos lógicos de un circuito durante la simulación temporal.

¿Qué información contiene?

Incluye metadatos de la simulación (directiva SAIFVERSION 2.0, resolución temporal TIMESCALE 1 ns y tiempo transcurrido DURATION 480.00), probabilidades de permanencia estática en nivel bajo (T0), alto (T1) o indefinido (TX), y el recuento total de transiciones ascendentes y descendentes (Toggle Count) registradas en cada cable, registro y puerto del módulo.

¿Para qué se utiliza?

Es un insumo fundamental para las herramientas de síntesis e implementación física (como Synopsys Design Compiler o PrimeTime PX), ya que permite calcular con precisión el consumo de potencia dinámica (potencia por conmutación capacitiva y de cortocircuito) en chips ASIC y FPGAs antes de la fabricación.

```
[mpineda@synopsys-unis hdl]$ head -n 25 lock_fsm.saif
/** There is no explict set_gate_level_monitoring command, **/
/** and the default behavior is to monitor internal nets  **/
(SAIFILE
(SAIFVERSION "2.0")
(DIRECTION "backward")
(DESIGN )
(DATE "Thu Oct  1 13:56:18 2026")
(VENDOR "Synopsys, Inc")
(PROGRAM_NAME "VCS X-2025.06-SP2-6_Full64")
(VERSION "1.0")
(DIVIDER / )
(TIMESCALE 1 ns)
(DURATION 480.00)
)
[mpineda@synopsys-unis hdl]$
```

5. Entregable

Entregar un reporte corto que incluya: porcentaje de cobertura, captura de las formas de onda, resumen de lo que hace el diseño, explicacion breve del archivo SAIF y una captura del esquematico/circuito mostrado por Verdi.

Nota: Se permite utilizar IA como apoyo, pero cada resultado debe poder explicarse.